TSMC NVIDIA resultados: 2nm acelera e HPC já domina 58% da receita

TSMC NVIDIA resultados não são apenas uma linha no balanço — representam o termômetro mais confiável da economia digital em 2026. Na segunda-feira, 3 de agosto de 2026, a Taiwan Semiconductor Manufacturing Company (TSMC) divulgou seus números trimestrais mais recentes, e o recado é inequívoco: a demanda por inteligência artificial, liderada pela NVIDIA, está redesenhando as prioridades da maior foundry do planeta, empurrando a produção de 2 nanômetros para um ritmo inédito e forçando investimentos bilionários em packaging avançado. Para profissionais de TI, engenheiros de infraestrutura e entusiastas que acompanham o pulso do hardware, entender esses dados é essencial — eles ditam quando as próximas gerações de GPUs, CPUs e aceleradores chegarão aos data centers e, consequentemente, às prateleiras brasileiras.

O trimestre abril–junho de 2026 consolidou uma tendência que já vinha ganhando corpo desde o estouro da IA generativa: o segmento de High‑Performance Computing (HPC), que engloba GPUs para data center, CPUs de servidor e aceleradores especializados, já representa 58% da receita total da TSMC. O número impressiona porque, há apenas dois anos, a empresa ainda era majoritariamente dependente de smartphones. A Apple continua sendo um cliente estratégico, com os processadores da linha A e M migrando para os nós N3E/N3P, mas o vetor de crescimento é claramente puxado por NVIDIA e AMD — duas empresas que disputam cada wafer disponível nos nós de ponta para alimentar a fome insaciável de tokens, inferência e treinamento de modelos cada vez maiores.

O leitor brasileiro muitas vezes sente os efeitos dessa dinâmica com algum atraso, mas a correlação é direta: quando a TSMC reporta margens brutas acima de 55% e receita trimestral batendo US$ 25 bilhões, o custo por wafer sobe, o preço das GPUs NVIDIA para o consumidor final sofre pressão e os prazos de entrega se alongam. Neste artigo, dissecamos os números que acabaram de ser publicados, analisamos o roadmap de nós de processo (N3, N2, A16, A14), o estado crítico do packaging CoWoS, a expansão global das fábricas e o que tudo isso significa para a cadeia de suprimentos que abastece desde os hyperscalers até as montagens de servidores no Brasil. Ao final, você terá uma visão clara de quando planejar upgrades de hardware e como mitigar riscos de disponibilidade.

Na JRT Technology Solutions, acompanhamos diariamente o roadmap da indústria de semicondutores para orientar clientes corporativos em decisões de compra, ciclos de atualização e dimensionamento de infraestrutura. Os dados que trazemos aqui são o mesmo insumo que utilizamos para recomendar — ou não — a aquisição de lotes de servidores com as próximas gerações de aceleradores NVIDIA.

O que os números revelam: TSMC supera guidances com força da IA

Os resultados da TSMC superaram até mesmo as projeções mais otimistas do consenso de analistas. A receita líquida consolidada atingiu US$ 25,3 bilhões, um crescimento de quase 18% em relação ao trimestre anterior e de 31% na comparação anual. A margem bruta ficou em 57,2%, sustentada por um mix de produtos cada vez mais rico em nós avançados — N3 e N5 responderam juntos por mais de 65% da receita de wafers. A margem operacional avançou para 45,1%, refletindo a diluição dos custos fixos das fábricas em alto volume de produção.

O guidance para o terceiro trimestre projeta receita entre US$ 26,5 bilhões e US$ 27,0 bilhões, indicando que o segundo semestre de 2026 será ainda mais forte. A empresa elevou discretamente a projeção de capex anual para a faixa de US$ 48 bilhões a US$ 52 bilhões, um indicativo de que a corrida por capacidade está longe de arrefecer. Boa parte desse investimento é direcionada à expansão do nó N2 e à construção das primeiras linhas‑piloto de A14 (1,4 nm), além da ampliação da capacidade de empacotamento avançado.

O balanço confirma que a TSMC está operando no limite da sua capacidade disponível em nós de ponta. A utilização das fábricas de N3 gira em torno de 95% a 98%, com fila de pedidos que se estende por vários meses. A situação é ainda mais crítica no packaging CoWoS, descrito pelo CEO C.C. Wei como “o principal ponto de estrangulamento da indústria de IA em 2026”. A empresa espera que a oferta de CoWoS ainda esteja aquém da demanda em 30% a 40% até pelo menos o final do ano fiscal.

Para a NVIDIA, esses números significam que cada lote adicional de GB300, B200 ou qualquer acelerador da família Blackwell exige negociação antecipada de capacidade — e frequentemente contratos de take‑or‑pay que travam o fornecimento por anos. A AMD, principal rival no segmento de GPUs para data center, tenta abocanhar fatias da capacidade ociosa que surge quando a TSMC expande suas linhas, mas a vantagem de escala da NVIDIA ainda é considerável.

TSMC NVIDIA resultados: HPC assume o protagonismo absoluto

A fatia de High‑Performance Computing dentro do bolo da TSMC cresceu de forma consistente ao longo dos últimos oito trimestres, mas o número atual de 58% marca um ponto de inflexão psicológico: pela primeira vez, HPC supera de forma tão destacada todas as outras plataformas somadas. O segundo colocado, smartphones, permanece relevante com cerca de 28%, enquanto automotivo contribui com 7% e IoT com os restantes 5%. Essa distribuição explica por que os resultados da TSMC são cada vez mais sensíveis aos ciclos de lançamento da NVIDIA.

Os TSMC NVIDIA resultados desse trimestre indicam que a demanda por GPUs da família Blackwell (B200, GB300) e suas variantes Grace‑Hopper continua superando a capacidade de produção. A NVIDIA responde por uma parcela estimada de 35% a 40% da receita de HPC da TSMC, seguida pela AMD com aproximadamente 20% e pela Apple com seus chips M‑series e futuros processadores para servidor (o projeto Apple Silicon for datacenter ainda não foi confirmado oficialmente, mas a movimentação de engenheiros sugere algo iminente). Broadcom, Marvell e outras empresas de ASICs para hyperscalers ocupam o restante.

A migração para nós mais avançados é impulsionada por uma equação que ficou clara nos últimos testes de eficiência: usar N3P em vez de N4 para uma GPU de data center resulta em aproximadamente 15% a 18% de melhoria de performance por watt. Em um cluster com dezenas de milhares de aceleradores, essa diferença se traduz em megawatts de energia economizada e milhões de dólares em custo operacional ao longo da vida útil do equipamento. Por isso, a NVIDIA tem pressionado a TSMC para acelerar o ramp de N2 — inicialmente previsto para volume moderado em 2026 e que agora caminha para 100 mil wafers mensais até o final do ano, graças a pedidos firmes de NVIDIA e AMD.

Do ponto de vista financeiro, a margem bruta de 57,2% é expressiva, mas carrega um alerta: o custo de wafers avançados está subindo de forma acelerada. Um wafer de N2 já custa acima de US$ 30 mil, e a TSMC tem repassado parte desse aumento aos clientes. Para a NVIDIA, isso pressiona o custo de produção das suas GPUs topo de linha, mas a demanda é tão elástica que a empresa consegue manter margens brutas acima de 70% — o resto do ecossistema, incluindo fabricantes de servidores e integradores, opera com margens muito mais apertadas.

Dissecando os nós de processo: N3 no pico, N2 acelera e A14 no horizonte

O nó N3 (3 nm, FinFET) atingiu a maturidade de produção que a TSMC esperava dois anos após o lançamento. As variantes N3E e N3P estão sendo utilizadas pela Apple para os chips A‑series (iPhone) e M‑series (Macs e iPads), e pela NVIDIA para as GPUs da linha Blackwell B200. A produção mensal de N3 deve atingir 180 mil wafers antes do prazo originalmente estipulado, um sinal de que a curva de yield foi vencida mais rapidamente do que o projetado — os yields de N3 estão agora na casa dos 85% a 90%, um patamar saudável para um nó que já responde por quase 40% da receita de wafers da companhia.

Mas os holofotes estão mesmo sobre o N2 (2 nm), o primeiro nó da TSMC a usar transistores gate‑all‑around (GAA) — ou, mais precisamente, a arquitetura nanosheet. O N2 promete um salto de 10% a 15% em performance ou 25% a 30% de redução de consumo em relação ao N3E, além de um aumento de densidade de lógica na casa de 15%. O ramp de produção em massa começou no segundo semestre de 2025, mas a novidade é que a TSMC agora projeta 100 mil wafers mensais até dezembro de 2026, uma aceleração movida diretamente pelos pedidos de NVIDIA e AMD para seus aceleradores de próxima geração.

A plataforma seguinte, A16 (1,6 nm), introduzirá a tecnologia Super Power Rail — alimentação elétrica pela parte traseira do wafer (backside power delivery) — combinada com nanosheet. Esse avanço reduz a resistência parasítica e libera espaço na parte frontal para roteamento de sinal, resultando em ganhos adicionais de eficiência. A produção em volume de A16 está prevista para meados de 2027, com os primeiros wafers de engenharia rodando ainda neste ano.

E o que parecia um projeto de futuro distante, o nó A14 (1,4 nm), já está se materializando. A TSMC está usando inteligência artificial para simular e mitigar riscos de construção das futuras fábricas — incluindo estresse térmico e complexidades estruturais que surgem com litografia sub‑2 nm. O investimento total previsto para quatro plantas dedicadas a A14 é de US$ 49 bilhões, com a primeira edificação prevista para antes de abril de 2027 e produção em massa mirando meados de 2028.

• N3 (FinFET): até 180 mil wafers/mês — Apple A/M, NVIDIA B200, AMD Zen 5 CCDs
• N2 (GAA): acelerando para 100 mil wafers/mês até final de 2026 — GPUs Rubin da NVIDIA, CPUs AMD Zen 6
• A16 (1,6 nm, Super Power Rail): tape‑outs iniciais em 2026 — produção volume H2 2027
• A14 (1,4 nm): prototipagem assistida por IA — meta de produção em 2028

O gargalo persiste: CoWoS e a corrida por packaging avançado

Se os nós de processo são o cérebro da operação, o packaging avançado CoWoS (Chip‑on‑Wafer‑on‑Substrate) é o sistema circulatório que permite conectar GPUs de grande área a memórias HBM3e e HBM4. A TSMC admitiu que a capacidade de CoWoS continuará restrita até pelo menos o final de 2026, com a demanda superando a oferta em 30% a 40%. Isso significa que mesmo com wafers N3 ou N2 suficientes, a montagem final dos pacotes multi‑die pode atrasar embarques inteiros de aceleradores NVIDIA GB300.

O Intel Foundry identificou esse ponto fraco e tem atraído clientes com sua tecnologia EMIB (Embedded Multi‑die Interconnect Bridge), que não usa um interposer de silício grande como o CoWoS‑S, mas sim pontes embebidas diretamente no substrato, reduzindo custo e complexidade. A TSMC respondeu iniciando um projeto interno apelidado de “quasi‑EMIB”, uma tentativa de clonar elementos da abordagem da Intel sem violar patentes. A expectativa é que essa variante de packaging esteja disponível para produção em volume em 2027, aliviando parcialmente o gargalo.

Enquanto isso, a Intel avança em packaging de hyper‑escala: a empresa anunciou ter superado a barreira de encapsulamento para chips de até 24x o tamanho do retículo, abrindo caminho para processadores verdadeiramente monolíticos em termos lógicos, ainda que fisicamente compostos por múltiplos dies. Essa capacidade está sendo desenvolvida na fábrica de Rio Rancho, Novo México, e coloca pressão adicional sobre a TSMC para não perder o passo na corrida de chiplets.

A TSMC também expande sua oferta de SoIC (System‑on‑Integrated‑Chips), o empilhamento 3D de dies que a AMD utiliza no 3D V‑Cache, e que a NVIDIA poderá adotar em futuras gerações de GPUs para empilhar cache ou lógica especializada. A linha de frente do packaging, portanto, está tão competitiva quanto a litografia, e os TSMC NVIDIA resultados deixam claro que planejamento de capacidade de packaging é tão crítico quanto o planejamento de wafers.

Contexto competitivo: TSMC vs Samsung Foundry vs Intel Foundry vs SMIC

O panorama global de fabricação de semicondutores em 2026 é de um oligopólio cada vez mais concentrado no segmento de ponta. A TSMC detém cerca de 65% a 70% do mercado de foundry de chips avançados (≤7 nm), enquanto a Samsung Foundry luta para estabilizar yields de seu processo GAA de 2 nm — fontes da indústria indicam yields da Samsung abaixo de 50%, o que torna o nó comercialmente inviável para grandes volumes. A Intel Foundry, por sua vez, está em um momento de transição: o nó 18A (1,8 nm) deve entrar em produção no final de 2026, mas a empresa ainda precisa provar que consegue executar com a regularidade de uma foundry contratada.

A SMIC, principal fabricante chinesa, continua limitada a litografia DUV (Deep Ultraviolet), restrita pelos controles de exportação dos EUA e Países Baixos. Isso a impede de fabricar chips abaixo de 7 nm de forma economicamente competitiva. Enquanto isso, a China desenvolve soluções alternativas com múltiplos dies e empilhamento, mas sem acesso a EUV (Extreme Ultraviolet), a distância para a TSMC só aumenta.

Para a NVIDIA, a dependência da TSMC é absoluta no curto e médio prazo. Embora a empresa tenha discretamente qualificado a Samsung Foundry para alguns produtos de menor complexidade e estude utilizar a Intel Foundry para futuros chips de volume mais baixo, a realidade é que os aceleradores de ponta — que representam a maior parte da receita — saem exclusivamente das linhas da TSMC. O resultado financeiro reflete esse poder de barganha: a TSMC consegue impor preços e prazos, e os clientes pagam porque não há alternativa viável.

1. TSMC: N3 e N2 com yields altos, CoWoS restrito, expansão global em curso
2. Samsung Foundry: GAA 2nm com yields baixos, carteira de clientes limitada
3. Intel Foundry: 18A promissor, mas histórico de execução a ser comprovado
4. SMIC: restrito a nós maduros por sanções, foco em chips automotivos e de consumo

TSMC NVIDIA resultados: geopolítica, expansão global e o chip “Made in USA”

Um dos fatos mais simbólicos revelados nos resultados e nos briefings que os acompanharam foi a confirmação de que os primeiros lotes de NVIDIA GB300 fabricados na Fab 21 do Arizona saíram da linha de produção. Essas GPUs, feitas no nó N4, representam um marco para a estratégia de onshoring dos EUA, mas com um asterisco importante: os chips ainda precisam ser enviados a Taiwan para o packaging CoWoS. Ou seja, a cadeia de valor crítica permanece concentrada em território taiwanês, e qualquer disrupção geopolítica no Estreito de Taiwan ainda tem potencial para paralisar o fornecimento global de aceleradores de IA.

O investimento total da TSMC nos EUA já alcança US$ 165 bilhões considerando as três fases da Fab 21 e futuras plantas de packaging. A segunda fase, que inclui N3 e eventualmente N2, está em construção acelerada, e a terceira fase, focada em A16 e packaging, já teve o terreno demarcado. Para a NVIDIA, ter uma fonte de wafers fora de Taiwan é uma exigência de clientes como o Departamento de Defesa dos EUA e hyperscalers que precisam cumprir regras de soberania de dados e supply chain resiliente.

No Japão, a joint‑venture JASM (com Sony e Denso) já opera em Kumamoto com nós maduros, atendendo a indústria automotiva e de sensores. Na Alemanha, a ESMC (com Bosch, Infineon e NXP) está sendo erguida em Dresden com foco em chips automotivos — um segmento que, apesar de pequeno no faturamento atual da TSMC, é estratégico para a diversificação geográfica e de carteira. A China, por sua vez, fica restrita à fábrica de Nanjing, operando apenas nós maduros, sem acesso a equipamentos de litografia avançada.

Os TSMC NVIDIA resultados também ecoam as tensões das sanções: a receita de clientes chineses caiu para menos de 5% do total, reflexo das restrições à exportação de chips avançados. A NVIDIA, que já perdeu bilhões em receita potencial com as proibições de vender suas GPUs A100 e H100 para a China, agora adapta suas linhas com versões de desempenho reduzido (como a H800 e posteriores), mas a fatia chinesa no bolo de IA está sendo ocupada por alternativas domésticas com capacidades mais limitadas.

Impacto para a NVIDIA: GB300, Blackwell e a sede por wafers

A NVIDIA encerrou o trimestre com uma posição confortável, mas não confortável o suficiente para ignorar os gargalos. A família Blackwell GB300, fabricada em N4 no Arizona e em N3 em Taiwan, teve a produção acelerada para atender encomendas de hyperscalers como Microsoft, Amazon e Google, que estão construindo clusters com dezenas de milhares de aceleradores para treinar modelos de linguagem com trilhões de parâmetros. A receita trimestral de data center da NVIDIA ultrapassou US$ 45 bilhões (número interno, já que a NVIDIA divulga em data diferente), e o principal limitante ao crescimento é a disponibilidade de wafers e packaging.

A estratégia da NVIDIA de encomendar capacidade com contratos de longo prazo, prepagamentos e cláusulas de exclusividade tem garantido prioridade nas alocações. A empresa sinalizou que está disposta a absorver aumentos de preço de wafer para assegurar volume, repassando parte do custo aos clientes finais na forma de GPUs mais caras. O preço médio de venda dos aceleradores de data center subiu cerca de 8% a 12% ano a ano, mas a elasticidade da demanda de IA ainda permite margens excepcionais.

Os TSMC NVIDIA resultados também influenciam o roadmap da NVIDIA: a próxima geração de GPUs, codinome Rubin, deve ser um dos primeiros clientes de volume do nó N2, com previsão de tape‑out ainda em 2026 e rampa de produção em 2027. A empresa planeja usar o ganho de eficiência do GAA para entregar o dobro de desempenho em inferência com o mesmo orçamento térmico — um avan