TSMC CoWoS empacotamento avançado: o gargalo da era da IA

A indústria de semicondutores vive um paradoxo raro em 2026: os nós de litografia continuam avançando, mas o verdadeiro limite da inteligência artificial não está mais em quantos nanômetros um transistor mede. O ponto de estrangulamento migrou para o empacotamento avançado — e o TSMC CoWoS empacotamento avançado se tornou o recurso mais disputado do planeta entre NVIDIA, AMD, Google e AWS. Enquanto a receita de HPC/IA da TSMC já ultrapassa 50% do faturamento e o capex anual se mantém na casa de US$ 40 a 50 bilhões, a capacidade de interposer 2.5D para unir GPUs e memórias HBM segue insuficiente para a demanda explosiva de aceleradores. É exatamente esse descompasso que está redefinindo preços, prazos de entrega e até alianças geopolíticas no setor.

Para profissionais de TI, arquitetos de infraestrutura e entusiastas que acompanham o mercado brasileiro, entender o CoWoS deixou de ser curiosidade técnica: trata-se de um fator direto no custo total de servidores de IA, na disponibilidade de GPUs como as NVIDIA H200 e B200 e nos ciclos de atualização de data centers. A TSMC reportou recentemente um yield de 98% para produtos CoWoS com reticle de 5.5x, mas isso não elimina o gargalo — apenas mostra que o problema está na capacidade instalada, não na qualidade do processo. Cada wafer empacotado com CoWoS consome espaço físico, interposers de silício de alta pureza e equipamentos especializados que não são fabricados da noite para o dia.

O anúncio feito por Ho Chun, Vice-Presidente de Advanced Packaging Technology and Services da TSMC, confirmou planos de expandir o CoWoS para 14x reticle size até 2029. É um salto monumental: reticles maiores significam interposers gigantes capazes de acomodar mais dies e mais memória HBM no mesmo substrato, reduzindo latência e aumentando a largura de banda. Mas também ampliam a complexidade térmica, a guerra contra o stress mecânico e o desafio de manter yields altos em áreas cada vez maiores. Este post técnico explora por que o empacotamento virou o novo campo de batalha da indústria, como o CoWoS se diferencia de outras tecnologias da família 3DFabric e o que isso significa para quem compra hardware corporativo no Brasil.

Ao longo deste artigo, você vai entender as arquiteturas CoWoS-S, CoWoS-R e CoWoS-L, a diferença entre empacotamento 2.5D e 3D com SoIC, o papel do InFO nos chips da Apple, e como a TSMC se posiciona diante de Samsung Foundry, Intel Foundry e SMIC. Também vamos abordar o impacto da expansão no Arizona, no Japão e na Alemanha, e por que a diversificação geográfica não resolve o curto prazo. Por fim, analisamos o efeito cascata para importadores brasileiros, servidores de IA e estratégias de aquisição de hardware.

O anúncio que escancarou o gargalo: 98% de yield no TSMC CoWoS empacotamento avançado

A notícia mais recente e impactante veio diretamente de Taiwan: a TSMC confirmou que alguns produtos empacotados com CoWoS atingiram 98% de yield. O número foi revelado pelo vice-presidente Ho Chun, responsável por Advanced Packaging Technology and Services, e representa um marco técnico impressionante para um processo que une múltiplas GPUs, empilha memória HBM e opera com reticle de 5.5x sobre interposer de silício. Quando se fala em 98% de yield em packaging avançado, significa que apenas 2 em cada 100 unidades apresentam defeitos após a montagem — um resultado que poucos processos complexos de front-end conseguem atingir.

O detalhe crucial, porém, é que yield alto não é sinônimo de capacidade suficiente. A TSMC pode produzir com altíssima qualidade, mas a demanda por aceleradores de IA é tão voraz que mesmo operando em níveis máximos de eficiência, a companhia não consegue atender a todos os pedidos. A fila de espera por capacidade de CoWoS continua pressionando os prazos de entrega de GPUs para data centers. A própria TSMC reconheceu que a expansão da capacidade é acelerada, mas ainda insuficiente. É exatamente esse o cenário que leva analistas independentes, como os do SemiAnalysis Chipbook, a apontar que a Intel Foundry pode estar ganhando participação marginal no mercado de packaging avançado justamente para absorver parte do excesso de demanda.

Além do yield, a TSMC confirmou planos ambiciosos de aumentar o reticle size do CoWoS para 14x até 2029. Hoje, os interposers de 5.5x reticle size já são considerados enormes — em torno de 85 mm por 85 mm ou mais, dependendo da variante. Um salto para 14x representaria a capacidade de integrar ainda mais dies de GPU e stacks de HBM em uma única estrutura de interconexão, algo essencial para architectures de superchips e clusters de inferência massivos. A implicação térmica é brutal: interposers maiores concentram mais potência por área, exigindo soluções de dissipação mais agressivas e novos materiais de interface térmica.

O anúncio também ocorre em meio a uma disputa global por talentos. Dados de arquivamento na SEC mostram que os bônus pagos pela TSMC no segundo trimestre de 2026 cresceram 50,6% em relação ao ano anterior, atingindo NT$ 36 bilhões, enquanto a receita cresceu 36% no mesmo período para NT$ 1,2 trilhão. Esse ritmo de remuneração variável acima do crescimento de receita evidencia o custo real da guerra por engenheiros de packaging, litografia e materiais na era da IA. A retenção de talentos tornou-se uma prioridade estratégica, pois cada engenheiro de CoWoS que migra para um concorrente representa atraso em capacidade crítica.

O que é o TSMC CoWoS empacotamento avançado e por que ele mudou o jogo

CoWoS é a sigla para Chip-on-Wafer-on-Substrate, uma tecnologia de empacotamento 2.5D desenvolvida pela TSMC para integrar múltiplos dies — tipicamente GPUs de altíssimo desempenho — com stacks de memória HBM em um único módulo. A ideia central é simples de explicar, mas brutalmente difícil de executar: em vez de colocar cada chip em um pacote separado e conectá-los por uma placa-mãe, o CoWoS utiliza um interposer de silício como camada intermediária. Esse interposer contém milhares de micro-bumps e trilhas de interconexão de altíssima densidade, permitindo que GPU e memória conversem a velocidades muito superiores às de um barramento tradicional.

A diferença prática para o desempenho é imediata. Em um servidor de IA, a largura de banda entre o processador e a memória é um dos maiores limitadores de throughput. Com CoWoS, uma GPU como a NVIDIA H100 ou H200 pode acessar stacks de HBM3e com larguras de banda que superam 3 TB/s, algo impossível de alcançar com memória GDDR ou DDR em módulos discretos. O interposer de silício oferece densidade de roteamento na ordem de sub-mícron, o que permite milhares de conexões entre o die da GPU e cada stack de HBM. O resultado é um salto de eficiência energética e desempenho que definiu a viabilidade dos grandes modelos de linguagem e das cargas de treinamento distribuído.

A TSMC organiza suas soluções de empacotamento avançado sob a marca 3DFabric, que reúne as famílias CoWoS, SoIC e InFO. Cada uma atende a requisitos diferentes: o CoWoS é voltado para integração 2.5D de alta densidade e alto custo, ideal para aceleradores de IA; o SoIC é empilhamento 3D de dies com bumps de altíssima densidade, usado no 3D V-Cache da AMD e em futuros processadores; e o InFO é uma solução fan-out de menor custo, usada em chips da Apple para integrar memória e lógica em dispositivos móveis. Dentro do CoWoS, existem variantes como CoWoS-S (silicon interposer), CoWoS-R (redistribution layer orgânica) e CoWoS-L (local silicon bridge), cada uma com trade-offs de custo, densidade e área útil.

O que torna o CoWoS tão crítico para a era da IA é a combinação de três fatores: área útil do interposer, densidade de interconexão e integração de HBM. Enquanto a litografia front-end define quantos transistores cabem em um die, o CoWoS define quantos dies e memórias cabem em um pacote funcional. Sem CoWoS, as GPUs de data center modernas não existiriam como as conhecemos. É por isso que a capacidade de empacotamento se tornou o novo ponto de estrangulamento: mesmo que a TSMC fabrique wafers N3 em volume, a etapa de CoWoS exige linhas dedicadas, equipamentos de bonding e interposers de silício que são produzidos separadamente. O gargalo não está nos transistores, mas na ponte que os une.

Especificações técnicas: CoWoS-S, CoWoS-R, CoWoS-L, SoIC e InFO em detalhe

A família 3DFabric da TSMC não é monolítica. Ela representa um portfólio de tecnologias de empacotamento que cobrem desde a integração 2.5D mais densa até o empilhamento 3D de dies lógicos. Para escolher a solução certa, engenheiros de produto avaliam parâmetros como densidade de bumps, área máxima de interposer, custo por unidade, thermal budget e compatibilidade com HBM. A tabela a seguir resume as principais tecnologias de empacotamento avançado da TSMC, seus métodos de interconexão e aplicações típicas.

O CoWoS-S é a variante mais conhecida e utilizada em aceleradores de IA de alto desempenho. Ele emprega um interposer de silício de reticle 5.5x, com área que pode ultrapassar 2.800 mm² quando somados os múltiplos dies e stacks de HBM. Essa área gigantesca exige litografia especializada para o interposer, que por sua vez precisa de máscaras de alta precisão e processos de through-silicon via (TSV) para conectar as camadas superiores ao substrato orgânico inferior. O custo de um único interposer CoWoS-S pode superar US$ 3.000 a US$ 5.000 dependendo do volume e da complexidade, o que representa uma fração significativa do custo total de uma GPU de data center.

O CoWoS-R surge como alternativa de menor custo, substituindo o interposer de silício por uma camada de redistribution layer orgânica. A densidade de interconexão é menor, mas suficiente para aplicações que não exigem a máxima largura de banda de HBM. Já o CoWoS-L adota uma abordagem híbrida: em vez de um interposer de silício cobrindo toda a área, utiliza pontes de silício localizadas (local silicon bridges) apenas nos pontos críticos de conexão entre GPU e HBM. Isso reduz significativamente o custo do silício sem sacrificar o desempenho onde importa. Para o mercado de IA de 2026, o CoWoS-L tem ganhado tração em designs de médio porte e em clientes mais sensíveis a custo.

O SoIC (System on Integrated Chips) representa a vertente 3D da TSMC. Em vez de colocar dies lado a lado, ele empilha chips verticalmente usando micro-bumps de ultra-alta densidade com pitch de até 9 µm. O resultado é uma redução drástica na distância de interconexão, menor latência e maior eficiência energética por bit transferido. A AMD já utiliza SoIC no 3D V-Cache de seus processadores Ryzen e EPYC, empilhando um die de cache SRAM sobre o CCD. Em servidores, o SoIC permite criar CPUs com mais cache L3 sem aumentar a área no plano, algo crítico para cargas de banco de dados e virtualização. A combinação de CoWoS na base e SoIC no topo cria pacotes heterogêneos de altíssima complexidade.

O InFO (Integrated Fan-Out) é a tecnologia de empacotamento fan-out que a TSMC popularizou com a Apple. Ela dispensa o substrate orgânico tradicional em alguns casos e redistribui as conexões diretamente no wafer, reduzindo espessura e custo. Chips como o Apple A17 Pro e os SoCs da família M utilizam variantes de InFO para integrar memória e lógica. Para o contexto de IA, o InFO é menos relevante que CoWoS e SoIC, mas demonstra a amplitude do portfólio da TSMC e sua capacidade de atender desde smartphones até supercomputadores com a mesma base tecnológica de empacotamento avançado.

Por que o empacotamento virou o gargalo da era da IA

Durante décadas, a indústria de semicondutores seguiu a Lei de Moore: transistores menores, mais rápidos e mais baratos a cada geração. O gargalo clássico sempre esteve na litografia — quantos nanômetros, qual máquina EUV, qual yield de front-end. A era da IA mudou essa hierarquia. Hoje, com GPUs monstruosas da NVIDIA e da AMD disputando cada wafer de N3 ou N4, o limite real de produção está na etapa de empacotamento avançado, especialmente no CoWoS. E há razões físicas e econômicas para isso.

Em primeiro lugar, cada acelerador de IA de alto desempenho precisa de múltiplos dies e múltiplas stacks de HBM no mesmo pacote. Uma GPU como a NVIDIA B200 pode ter dois dies principais com mais de 100 bilhões de transistores cada, empacotados em CoWoS com 8 stacks de HBM3e. Isso significa um interposer gigantesco, que ocupa muito mais área útil em uma linha de packaging do que um chip tradicional. A produtividade por wafer cai drasticamente: poucos módulos CoWoS saem de cada wafer de interposer, e a complexidade de alinhamento entre dies e interposer aumenta exponencialmente com a área.

Em segundo lugar, a produção de interposers de silício de reticle 5.5x exige máscaras especiais e litografia dedicada. Não é um processo trivial: interposers com múltiplos reticles precisam ser expostos em etapas com alinhamento de altíssima precisão, e qualquer desvio de um micrômetro pode inutilizar todo o módulo. A TSMC tem investido bilhões em fábricas especializadas em CoWoS, mas a construção de uma nova linha de packaging leva de 18 a 24 meses e exige equipamentos de bonding, ferramentas de TSV e sistemas de inspeção que também estão com prazos esticados. O resultado é uma expansão em ritmo acelerado, porém sempre atrás da demanda.

Em terceiro lugar, a memória HBM tem sua própria cadeia de suprimentos pressionada. Cada stack de HBM3e ou HBM4 consome silício de alto valor e exige empacotamento 3D da SK hynix, Samsung ou Micron antes de ser integrada ao CoWoS. Ou seja, o gargalo se propaga: mesmo que a TSMC expanda CoWoS, a falta de HBM suficiente pode limitar a produção de aceleradores. A pesquisa acadêmica já explora alternativas como High-Bandwidth Flash (HBF) para inferência de LLMs, mas para treinamento de grandes modelos, a HBM continua insubstituível no curto prazo.

Por fim, a própria complexidade térmica e mecânica do CoWoS impõe limites. Interposers maiores sofrem mais com thermal drift, stress mecânico e acoplamento eletromagnético entre dies adjacentes. A integração de fotônica em chiplets, por exemplo, exige repensar o co-design térmico e elétrico de todo o pacote. Cada novo aumento de reticle size traz desafios de warpage (empenamento), delaminação e confiabilidade a longo prazo. A TSMC domina essas técnicas, mas a curva de aprendizado tem custo elevado e reduz a velocidade de expansão. Por isso, mesmo com 98% de yield reportado, a capacidade operacional continua sendo o fator limitante.

Contexto de mercado: TSMC vs Samsung Foundry vs Intel Foundry vs SMIC

A TSMC não é a única foundry do mundo, mas é, de longe, a mais dominante. No segundo trimestre de 2026, a companhia alcançou 73% de participação de mercado entre as pure-play foundries, ampliando a distância para a Samsung Foundry em 66 pontos percentuais, segundo a Counterpoint Research. Esse abismo reflete a combinação de vantagens em litografia de ponta, empacotamento avançado e relacionamento com clientes-âncora como Apple, NVIDIA, AMD e Qualcomm. A Samsung, apesar de ser a única concorrente com tecnologia GAA de 2nm em produção, sofre com yields inferiores e menor confiança do mercado em seu processo de packaging.

A Intel Foundry surge como um player em transformação. Com o nó 18A e a estratégia de foundry aberta, a Intel busca reconquistar relevância. No segmento de packaging, a Intel sempre teve capacidades avançadas com EMIB (Embedded Multi-die Interconnect Bridge) e Foveros, tecnologias que competem diretamente com CoWoS e SoIC. Dados do SemiAnalysis Chipbook sugerem que a Intel pode estar ganhando participação marginal justamente porque a demanda por CoWoS é tão alta que os clientes buscam alternativas. A Intel tem fábricas de packaging nos EUA e na Malásia, o que a torna atraente para clientes que desejam diversificação geográfica e menor dependência de Taiwan.

A SMIC, limitada por controles de exportação dos EUA, opera apenas com litografia DUV e está restrita a nós maduros. A China tem investido agressivamente em equipamentos proprietários, atingindo 35% de autossuficiência em ferramentas de semicondutores em 2025, mas componentes críticos como fontes de RF e válvulas de vácuo de precisão permanecem 80% a 90% dependentes de fornecedores estrangeiros. No contexto de CoWoS, a SMIC não representa ameaça imediata, mas a China pode tentar desenvolver soluções de empacotamento alternativas usando painéis maiores e interposers orgânicos de menor densidade para contornar restrições.

A posição da TSMC é reforçada pelo chamado “escudo de silício”: a concentração de capacidade avançada em Taiwan é um fator estratégico global, mas também uma vulnerabilidade. Por isso, a TSMC está investindo US$ 165 bilhões no Arizona, expandindo no Japão com a JASM e construindo a ESMC na Alemanha. Essas fábricas agregam resiliência geopolítica, mas não resolvem o gargalo de CoWoS no curto prazo, porque a maior parte do packaging avançado continua em Taiwan. A diversificação é uma aposta de médio e longo prazo, motivada por subsídios do CHIPS Act e por pressões de segurança nacional, não uma solução imediata para a escassez.

TSMC CoWoS empacotamento avançado: capacidade, yields e expansão global

O gargalo de CoWoS não é estático — a TSMC está investindo pesadamente para expandir a capacidade. A fábrica do Arizona, conhecida como Fab 21, já opera com o nó N4 e respondeu por 4% das vendas do grupo no segundo trimestre de 2026, segundo dados do Bank of America. O plano prevê adicionar N3 e N2 à instalação americana, além de linhas de packaging avançado. A presença de CoWoS nos EUA é um movimento estratégico: clientes como governo americano, NVIDIA e AMD pressionam por capacidade de empacotamento fora de Taiwan para reduzir riscos geopolíticos.

O Japão também recebe investimentos relevantes. A fábrica de Kumamoto, operada pela joint venture

Planejando o próximo ciclo de hardware da sua empresa?