TSMC CoWoS resultados: 98% de yield, receita e impacto

Os resultados da TSMC no segundo trimestre de 2026 colocaram os holofotes novamente sobre o TSMC CoWoS resultados — métrica que hoje condensa o pulso da indústria global de semicondutores. A gigante taiwanesa reportou receita trimestral de NT$ 1,2 trilhão, crescimento de 36% na comparação anual, enquanto os pagamentos de bônus aos funcionários avançaram 50,6% no mesmo período. Mais do que números de balanço, o dado confirma a centralidade do packaging avançado CoWoS (Chip-on-Wafer-on-Substrate) como o principal vetor de receita para aceleradores de inteligência artificial. Para profissionais de TI, infraestrutura e segurança da informação no Brasil, entender esses resultados é decifrar os próximos movimentos de preços de GPUs, servidores de inferência e ciclos de atualização de data centers.

O contexto é de uma indústria em ebulição: a receita de HPC/IA já supera 50% do faturamento da TSMC, e a demanda por capacidade de empacotamento 2.5D — método que une GPUs como as da NVIDIA e AMD a stacks de memória HBM (High Bandwidth Memory) — segue reprimida. A TSMC opera como uma pure-play foundry que fabrica para terceiros, sem competir com clientes, e detém cerca de 90% dos chips de ponta do planeta. Essa posição transforma cada guidance, cada comentário sobre CoWoS e cada variação de capex em um termômetro para toda a cadeia de hardware.

Neste artigo técnico, você vai entender o que os números do segundo trimestre revelam sobre rendimento de CoWoS, capacidade de produção, expansão para 14x reticle size, o posicionamento competitivo contra Samsung Foundry, Intel Foundry e SMIC, e como as decisões da TSMC afetam preços e disponibilidade de equipamentos no mercado brasileiro. Ao final, trazemos uma análise editorial com recomendações práticas para equipes de compras e infraestrutura.

O que aconteceu: receita, bônus e o papel do CoWoS no Q2 2026

A divulgação dos resultados trimestrais da TSMC revelou uma combinação rara: crescimento de receita de 36% ano contra ano, alcançando NT$ 1,2 trilhão, acompanhado por um salto de 50,6% nos bônus pagos aos funcionários — totalizando NT$ 36 bilhões entre abril e junho. Esse descolamento entre bônus e receita evidencia a pressão competitiva por talentos no setor de semicondutores após o boom da IA. A TSMC destinou aproximadamente 4% do lucro operacional a bônus no trimestre, um percentual significativo para uma empresa com mais de 70 mil funcionários em Taiwan e no exterior.

Paralelamente, a fábrica do Arizona atingiu um marco: mais de 4% das vendas do grupo já vêm da unidade norte-americana, conforme dados do Bank of America. A Fab 21 opera atualmente com a primeira fase em produção no nó N4 (4 nanômetros), e as fases seguintes preveem N3/N2 e packaging avançado. Esse avanço, ainda que gradual, reduz a concentração geográfica total em Taiwan e responde a políticas de subsídios do CHIPS Act.

No coração do resultado está o CoWoS. A TSMC confirmou que alguns produtos empacotados com essa tecnologia atingiram 98% de yield, conforme declaração do vice-presidente de Advanced Packaging Technology and Services, Ho Chun. A revelação foi feita durante a SEMICON Taiwan 2026, em Taipei, e se refere a produtos de IA empacotados com interposer de reticle size de 5,5x. Esse rendimento é notável porque a interconexão de grandes dies de GPU com módulos HBM em um único substrato exige precisão submicrométrica, controle térmico e alinhamento crítico.

A importância do CoWoS aparece também na leitura de concorrência: dados da SemiAnalysis Chipbook sugerem que a Intel pode estar ganhando participação no packaging avançado, aproveitando-se do estrangulamento de oferta da TSMC. Ainda assim, a TSMC domina o segmento com expansão agressiva de capacidade, e o mercado de foundry puro cresceu 30% ano a ano no primeiro trimestre de 2026, impulsionado por pedidos de GPUs e ASICs de IA, incluindo os que dependem de packaging 2.5D.

TSMC CoWoS resultados: rendimento de 98% e rota para 14x reticle size

O anúncio de 98% de yield em CoWoS não é apenas uma métrica técnica; ele define o teto de oferta de aceleradores de IA. O CoWoS (Chip-on-Wafer-on-Substrate) usa um interposer de silício para conectar múltiplos dies — tipicamente uma ou mais GPUs e várias stacks de HBM3E ou HBM4 — antes de montá-los no substrato orgânico final. A complexidade aumenta com o reticle size, pois um interposer de 5,5x reticle exige litografia de recomposição (multi-mask stitching) e controle de empenamento durante a termocompressão.

A TSMC pretende ampliar essa tecnologia para 14x reticle size até 2029, conforme adiantou o executivo Ho Chun. Essa evolução é estratégica porque permitirá integrar mais chiplets de GPU e memória por pacote, elevando o desempenho de inferência e treinamento de LLMs (Large Language Models) sem depender exclusivamente do escalonamento de nós de processo. Na prática, é a resposta da indústria ao limite físico dos transistors: a embalagem passa a ditar o desempenho.

Um dos desafios centrais é a guerra de interconexões. Durante a SEMICON Taiwan 2026, o tópico dominante foi que o gargalo dos chips de IA são os fios que os conectam. A co-packaged optics entrou em produção comercial em 2026, e a TSMC investe em integração fotônica no pacote. Para o CoWoS, isso significa reduzir a distância elétrica entre dies e migrar parte da comunicação para links ópticos, o que deve multiplicar a largura de banda agregada por pacote.

Os dados técnicos abaixo resumem as especificações atuais e projetadas do CoWoS:

O CoWoS se posiciona dentro do portfólio 3DFabric da TSMC, que inclui também o SoIC (empilhamento 3D para o 3D V-Cache da AMD) e o InFO (fan-out usado em processadores Apple). A diferença crucial: o SoIC oferece densidade vertical extrema, enquanto o CoWoS entrega maior área de interposer para comunicação lateral de alta largura de banda, essencial para GPUs e HBM.

Receita por plataforma e nós de processo: leitura técnica do trimestre

O balanço da TSMC confirma a virada estrutural do portfólio. A plataforma de High Performance Computing (HPC), que inclui GPUs para IA, CPUs de servidor, ASICs de treinamento e inferência, responde por mais da metade da receita total da companhia. Isso representa uma inversão em relação à década passada, quando smartphones — via Apple e Qualcomm — dominavam o mix. A demanda de IA não apenas sustenta o crescimento como também eleva o preço médio por wafer, já que os nós de ponta e o packaging 2.5D carregam margens maiores.

No que diz respeito aos nós de processo, a linha de N3 (3nm, FinFET), com suas variantes N3E e N3P, permanece a base de processadores Apple A/M e GPUs recentes. O N2 (2nm), primeiro nó GAA (gate-all-around/nanosheet) da TSMC, entrou em produção em massa no segundo semestre de 2025 e deve ganhar participação relevante ao longo de 2026. O roadmap seguinte inclui o A16 (1,6nm), com Super Power Rail — alimentação traseira que reduz queda de tensão — e o A14 previsto para 2028. Cada salto de nó entrega aproximadamente 10–15% de ganho de performance ou 25–30% de redução de consumo.

A leitura combinada de nós de processo e packaging avançado explica a resiliência da TSMC: enquanto a litografia avança em passos mais lentos e caros, o CoWoS e o SoIC adicionam valor por meio de integração heterogênea. Um acelerador com die de GPU em N3 ou N2 e seis stacks de HBM em CoWoS pode alcançar largura de banda superior a 8 TB/s, número que nenhum nó de processo sozinho entregaria.

Para o analista de TI, o dado de receita por nó importa porque afeta a disponibilidade de chips em diferentes categorias de produto. Os nós maduros — usados em controladores, sensores e chips de conectividade — continuam sendo produzidos em fábricas como Nanjing (China), Kumamoto (Japão) e Dresden (Alemanha), mas representam margens menores. A capacidade de ponta, concentrada em Tainan (Fab 18) e Hsinchu, é que dita os ciclos de lançamento de GPUs e CPUs de servidor.

TSMC CoWoS resultados: comparativo com Intel Foundry e Samsung Foundry

O domínio da TSMC em packaging avançado vem sendo desafiado em duas frentes. A Intel Foundry, com sua tecnologia Foveros e EMIB, tenta atrair clientes de IA externos, e dados de exportação compilados pela SemiAnalysis sugerem que a Intel pode estar conquistando market share na interconexão de chiplets. A Intel também aposta no nó 18A com PowerVia (alimentação traseira) e arquitetura RibbonFET, previsto para amadurecer em 2026. Contudo, a TSMC mantém vantagem de escala, yield e ecossistema de clientes-âncora.

A Samsung Foundry continua como a única alternativa com nós GAA de 2nm em produção, mas os yields historicamente ficaram aquém da TSMC. Em packaging, a Samsung oferece I-Cube e X-Cube, porém a adoção por GPUs de IA de alto volume ainda é limitada. A SMIC, por sua vez, segue restrita à litografia DUV devido a controles de exportação, incapaz de produzir nós avançados ou empacotar interposers complexos na escala exigida.

Para contextualizar o compartilhamento de mercado, o setor de foundry puro cresceu 30% no primeiro trimestre de 2026, com a TSMC respondendo por parcela dominante. O comparativo abaixo destaca os principais players:

O que os TSMC CoWoS resultados indicam é que, apesar de concorrentes tentarem se posicionar, a combinação de yield de 98%, roadmap até 14x reticle e base de clientes como NVIDIA, AMD, Broadcom e Apple torna a substituição improvável no curto e médio prazo. A Intel pode ganhar espaço nos pedidos excedentes, mas a TSMC continua sendo o ponto de estrangulamento e, portanto, o formador de preço da cadeia de IA.

Capex, guidance e o que sinalizam para a demanda futura de IA

O balanço da TSMC reafirma um capex anual na casa de US$ 40 a 50 bilhões, o maior da indústria de semicondutores. Esse volume de investimento se distribui entre as fábricas de nós avançados em Taiwan, a expansão no Arizona (EUA), a JASM em Kumamoto (Japão) e a ESMC em Dresden (Alemanha), além da construção de capacidade de packaging CoWoS. Para o analista, o capex é um sinal de confiança na duração do ciclo de IA: se a TSMC está construindo fábricas com horizonte de 2027–2029, é porque a demanda por GPUs, ASICs e sistemas de inferência deve continuar crescendo.

O preço de wafer de ponta segue em alta constante. O nó N2 é estimado acima de US$ 30 mil por wafer, valor que pressiona o preço final de aceleradores e CPUs de servidor. A combinação de nós caros e packaging avançado faz com que um único pacote CoWoS com GPU e HBM4 possa custar dezenas de milhares de dólares para o comprador final, antes mesmo de contabilizar placa, resfriamento e integração de sistema.

O guidance da TSMC para os próximos trimestres, embora conservador, aponta para crescimento contínuo da participação de HPC. A companhia não detalha divisões por cliente, mas o aumento da receita do Arizona para 4% do total mostra que a produção nos EUA começa a ganhar relevância, com pedidos de N4 e, futuramente, N3/N2. Isso pode aliviar parcialmente a concentração geográfica em Taiwan, mas também cria pressão de custo, já que operar nos EUA é estruturalmente mais caro.

No front do packaging, o plano de expansão da TSMC inclui novas linhas de CoWoS em Tainan e possivelmente no Arizona. Ainda assim, a oferta permanece aquém da demanda, o que mantém os lead times de GPUs de IA alongados. A mensagem implícita é que a escassez de aceleradores deve persistir até 2027, quando as novas capacidades de CoWoS e interposer entrarem em operação plena.

Impacto para NVIDIA, AMD, Apple e os preços de hardware

Os números trimestrais da TSMC reverberam de forma direta em NVIDIA, AMD, Apple, Qualcomm, Broadcom e MediaTek. A disponibilidade de pacotes CoWoS determina quantas GPUs de data center a NVIDIA e a AMD conseguem entregar a cada trimestre. Com yield de 98%, a restrição não é tanto de qualidade, mas de capacidade de produção — ou seja, mesmo com alta eficiência, as linhas têm limite físico de wafers processados por mês.

Para a NVIDIA, a dependência do CoWoS é total: GPUs como Hopper e Blackwell combinam múltiplos dies e HBM em um único interposer. Um atraso na expansão de packaging da TSMC se traduz em escassez de aceleradores e preços elevados no varejo. Para a AMD, o mesmo vale para a linha Instinct, que também usa CoWoS, enquanto o 3D V-Cache da linha Ryzen depende do SoIC. A Apple, por sua vez, consome os nós de ponta sem empacotamento 2.5D em volume de IA, mas pressiona a capacidade de N3/N2 junto com os clientes de HPC.

O efeito no hardware corporativo brasileiro é indireto, porém relevante. Servidores com GPUs de IA, arrays de GPU para treinamento de modelos e storage de alta performance dependem da oferta global de aceleradores. Quando a TSMC sinaliza que o CoWoS continuará apertado, distribuidores e integradores brasileiros repassam prazos de entrega mais longos e preços mais altos. A importação de equipamentos com HBM embarcada pode levar de 12 a 20 semanas acima do prazo normal.

Há também um efeito de concentração de poder de compra: grandes hyperscalers como Microsoft, Google, Meta e Amazon garantem contratos de volume com a TSMC e os fabricantes de GPUs, deixando menos oferta disponível para o mercado spot. Empresas brasileiras que planejam projetos de IA devem considerar esse f