TSMC CoWoS chips de IA: capacidade, yield e impacto em 2026
A TSMC CoWoS chips de IA tornou-se o centro de gravidade da indústria mundial de semicondutores. Enquanto a litografia avançada recebe a maior parte dos holofotes, é o empacotamento 2.5D Chip-on-Wafer-on-Substrate que define quantas GPUs, TPUs e ASICs podem efetivamente chegar aos data centers. Em 2026, a Taiwan Semiconductor Manufacturing Company (TSMC) segue como a única companhia capaz de combinar nós de processo de ponta com a capacidade de empacotamento avançado exigida pelos aceleradores de inteligência artificial — e isso tem consequências diretas para preços, prazos e decisões de infraestrutura em todo o mundo, incluindo o Brasil.
O contexto não poderia ser mais favorável para a foundry taiwanesa. A receita proveniente de computação de alto desempenho (HPC) e IA já ultrapassa 50% do faturamento total da TSMC, impulsionada por clientes como NVIDIA, AMD, Broadcom, Google e AWS. O capex anual da companhia, historicamente na casa de US$ 40 a 50 bilhões, pode saltar para perto de US$ 64 bilhões em 2026 diante da escassez de ferramentas e da explosão de pedidos por capacidade de empacotamento. Essa dinâmica transformou o CoWoS no recurso mais disputado da cadeia global de tecnologia.
Nesta semana, um anúncio técnico trouxe números concretos para um debate até então dominado por estimativas e especulações. O vice-presidente de Advanced Packaging Technology and Services da TSMC, Ho Chun, confirmou que a companhia atingiu 98% de yield em alguns produtos empacotados com CoWoS que utilizam reticle de 5.5x. Mais importante: revelou planos de expandir a tecnologia para 14x reticle size até 2029. Para profissionais de TI, isso sinaliza que o gargalo de fornecimento de aceleradores de IA pode começar a ceder — mas não antes de testar a paciência e o orçamento das empresas.
Para o leitor brasileiro, o impacto é tangível. Servidores equipados com GPUs como NVIDIA H100, B200, AMD Instinct MI300X ou TPUs do Google dependem diretamente do CoWoS. Os preços em reais, os prazos de importação e a viabilidade de projetos de IA corporativa estão atrelados à capacidade da TSMC de empacotar esses chips com eficiência. Entender o funcionamento, os gargalos e as projeções de expansão do CoWoS é essencial para planejar upgrades, negociar contratos e evitar surpresas no ciclo de aquisição de hardware.
Neste artigo, você vai entender em detalhes o que é o CoWoS, por que ele é tão crítico para os chips de IA, como a TSMC se posiciona frente a Samsung, Intel e SMIC, quais são os números de yield e capacidade, e como tudo isso afeta a compra de servidores e GPUs no mercado brasileiro. A JRT Technology Solutions acompanha de perto esse roadmap para orientar clientes corporativos em decisões de compra e ciclos de atualização de hardware.
O anúncio: yield de 98% e roadmap para reticle de 14x
O anúncio feito pelo vice-presidente Ho Chun durante o SEMICON Taiwan 2026 trouxe dois dados que merecem atenção redobrada. O primeiro é o yield de 98% em produtos de IA empacotados via CoWoS com reticle de 5.5x. Isso significa que, para esses produtos específicos, apenas 2% dos pacotes apresentam defeitos que exigem descarte ou retrabalho — um nível de maturidade industrial extremamente alto para uma tecnologia de empacotamento avançado. Em uma indústria onde cada ponto percentual de yield representa dezenas de milhões de dólares, esse número é um divisor de águas.
O segundo dado é ainda mais estratégico. Ho Chun detalhou que a TSMC planeja expandir a tecnologia CoWoS para 14x reticle size até 2029. O reticle size é o tamanho máximo da área de exposição em uma única etapa de litografia. Um reticle de 5.5x já permite integrar múltiplas GPUs e memórias HBM em um único substrato. Saltar para 14x significa viabilizar pacotes ainda maiores, com mais dies de computação e mais stacks de memória de alta largura de banda (HBM), essenciais para modelos de IA cada vez mais densos e para clusters de treinamento com dezenas de milhares de aceleradores.
Esse roadmap é importante porque o CoWoS deixou de ser apenas uma etapa de manufatura: virou a principal restrição de oferta para a indústria de IA. A demanda por GPUs e TPUs cresce em ritmo muito superior à capacidade de empacotamento disponível. Grandes clientes da TSMC, como NVIDIA e AMD, disputam alocações de CoWoS com a mesma intensidade com que disputam wafers de nós de ponta. O anúncio de 98% de yield indica que a TSMC está conseguindo extrair mais volume útil da capacidade existente, enquanto o plano de 14x reticle sinaliza uma aposta de longo prazo para acomodar novas arquiteturas de aceleradores.
Vale notar que o alto yield não elimina o gargalo de curto prazo. A fila por capacidade CoWoS continua se estendendo por trimestres, e a própria TSMC reconhece que a expansão de capacidade é limitada pela disponibilidade de equipamentos especializados, como bonders de alta precisão e ferramentas de inspeção. Mesmo assim, para o mercado, o anúncio reforça a posição da TSMC como fornecedora quase insubstituível de TSMC CoWoS chips de IA e dá visibilidade sobre a evolução da tecnologia nos próximos anos.
Outro sinal relevante veio da operação nos Estados Unidos. A fábrica do Arizona, conhecida como Fab 21, já responde por mais de 4% das vendas totais do grupo, segundo dados do Bank of America. A unidade produz chips em N4 (4nm) e está em processo de expansão para nós mais avançados e para empacotamento. Isso significa que parte da capacidade de CoWoS futura poderá ser instalada fora de Taiwan, reduzindo riscos geopolíticos e aproximando o empacotamento dos grandes clientes americanos — embora os custos nos EUA sejam significativamente mais altos.
O que é CoWoS e especificações técnicas da TSMC para chips de IA
O CoWoS, sigla para Chip-on-Wafer-on-Substrate, é uma tecnologia de empacotamento 2.5D que permite integrar múltiplos dies de silício — como GPUs, CPUs e memórias HBM — sobre um interposer de silício, que por sua vez é montado sobre um substrato orgânico. Essa arquitetura resolve um problema físico fundamental: a distância entre os chips e a largura de banda necessária para que eles se comuniquem em alta velocidade. Em vez de depender de trilhas em uma placa de circuito impresso, os chips são conectados por micro-bumps e interconexões de alta densidade no interposer, com densidade de fiação muito superior à de um PCB convencional.
A TSMC organiza o CoWoS dentro de sua plataforma 3DFabric, que engloba também o SoIC (empilhamento 3D de dies) e o InFO (fan-out). No caso específico dos aceleradores de IA, o CoWoS é a tecnologia padrão para unir uma ou mais GPUs a stacks de HBM3, HBM3e ou, em breve, HBM4. A combinação permite larguras de banda de memória na casa de vários terabytes por segundo, fator decisivo para treinamento e inferência de modelos como os grandes modelos de linguagem (LLMs).
Existem diferentes variantes do CoWoS, cada uma otimizada para um tipo de produto e tamanho de interposer. Conhecer essas variantes ajuda a entender por que alguns aceleradores são mais fáceis de fabricar que outros:
- CoWoS-S: a versão original, com interposer de silício único, usada em GPUs como NVIDIA H100 e AMD MI300. Suporta reticle de até 3.5x em algumas implementações.
- CoWoS-R: utiliza interposer com camada de redistribuição (RDL) orgânica, reduzindo custos em produtos de menor complexidade.
- CoWoS-L: combina interposer de silício com pontes locais de silício (local silicon bridges), permitindo interposers maiores com melhor eficiência de custo. É a base para GPUs da geração Blackwell da NVIDIA e para pacotes com múltiplas GPUs.
- CoWoS-L com reticle 5.5x: a geração atual de maior área, capaz de integrar múltiplas GPUs e até 8 stacks de HBM, utilizada em aceleradores topo de linha em 2025 e 2026.
A tabela a seguir resume os principais clientes e chips de IA fabricados pela TSMC, com destaque para o papel do CoWoS em cada produto:
