TSMC CoWoS empacotamento avançado: gargalo da era da IA

O mercado de aceleradores de inteligência artificial passou por uma inversão silenciosa e profunda ao longo da segunda metade da década: o gargalo de fornecimento deixou de estar apenas na litografia de ponta e migrou para o TSMC CoWoS empacotamento avançado. Se até 2022 a discussão técnica girava em torno de nanômetros, EUV e densidade de transistores, em 2026 o centro de gravidade se deslocou para interposers, stacks de memória e reticles de 5,5x. É exatamente nesse ponto que a Taiwan Semiconductor Manufacturing Company concentra parte do seu poder de mercado — e onde também se concentram os riscos de disponibilidade para datacenters no mundo inteiro, incluindo o Brasil.

O empacotamento avançado sempre foi uma disciplina relevante na indústria de semicondutores, mas por muito tempo viveu à sombra do processo de fabricação em si. A virada aconteceu quando as cargas de trabalho de IA generativa e treinamento de modelos exigiram muito mais do que uma única GPU monolítica. Para sustentar a escala de computação necessária, fabricantes como NVIDIA, AMD, Google e AWS passaram a depender de módulos que combinam uma ou mais GPUs de grande área com memória HBM de alta largura de banda, conectadas por um interposer de silício. Essa arquitetura é a base do TSMC CoWoS empacotamento avançado, e é ela que explica boa parte dos prazos, preços e limitações atuais no fornecimento de hardware de IA.

O leitor brasileiro talvez não conviva diretamente com as linhas de montagem de Hsinchu ou Tainan, mas sente os efeitos dessa cadeia no custo de servidores, no tempo de entrega de GPUs de alta performance e na viabilidade de projetos locais de inteligência artificial. Em 2026, a disponibilidade de capacidade de packaging avançado influencia desde o preço de uma estação de trabalho com múltiplas GPUs até a decisão de adiar ou acelerar a construção de um datacenter. Entender como funciona o CoWoS e por que ele se tornou o recurso mais disputado da cadeia de semicondutores é, portanto, uma necessidade prática para qualquer profissional de infraestrutura ou tecnologia.

Este post mergulha nos detalhes técnicos do portfólio 3DFabric da TSMC, com foco no CoWoS, analisa os dados mais recentes de yield, capacidade e competição, e compara o avanço da Taiwan Semiconductor Manufacturing Company com Samsung Foundry, Intel Foundry e SMIC. Ao final, apresentamos um conjunto de recomendações voltadas ao mercado brasileiro, para que equipes de TI possam planejar compras e upgrades de infraestrutura com menos exposição a volatilidade e escassez.

Ao longo do artigo, você vai entender por que a TSMC anunciou 98% de yield em alguns produtos CoWoS, o que significa a promessa de expansão de 5,5x para 14x reticle size até 2029, como a fábrica do Arizona já representa mais de 4% das vendas do grupo e por que a Intel começa a ganhar participação em packaging mesmo com a liderança incontestável da TSMC. Também mostramos como esses fatores afetam preços de GPUs, servidores de IA e, por consequência, o planejamento de infraestrutura no Brasil.

1. A novidade: TSMC confirma 98% de yield em TSMC CoWoS empacotamento avançado

O anúncio mais recente da Taiwan Semiconductor Manufacturing Company sobre TSMC CoWoS empacotamento avançado veio diretamente do vice-presidente de Advanced Packaging Technology and Services, Ho Chun. Em um evento técnico coberto pelo Economic Daily, o executivo afirmou que a companhia atingiu 98% de yield para vários produtos de IA empacotados com CoWoS, especificamente na linha que utiliza reticle size de 5,5x. Esse número é relevante porque packaging avançado lida com múltiplos dies de grande dimensão, e cada etapa adicional de integração costuma reduzir o rendimento final. Um yield tão alto indica maturidade de processo, controle estatístico e capacidade de escalar sem sacrificar qualidade.

Além do yield, a TSMC apresentou um roadmap ambicioso para o CoWoS. Segundo Ho Chun, a empresa planeja expandir a tecnologia de 5,5x reticle size para 14x reticle size até 2029. O reticle size, ou tamanho de retículo, define o limite prático de área que pode ser exposta em um único passo de litografia. Expandir o interposer para múltiplos retículos permite acomodar sistemas em package cada vez maiores — mais GPUs, mais stacks de HBM, mais lógica de interconexão — sem depender de uma única exposição óptica. Essa capacidade será decisiva para a próxima geração de aceleradores ainda mais densos.

O contexto de oferta, no entanto, permanece tenso. O próprio vice-co-COO da TSMC, Cliff Hou, informou durante a SEMICON Taiwan 2026 que a demanda por equipamentos de fabricação de chips quase dobrou em relação à linha de base de dezembro de 2025, atingindo um índice de 1,9x. A companhia estaria construindo 20 fábricas simultaneamente, e ainda assim não consegue atender à demanda de chips de IA. O gargalo mais agudo, segundo o executivo, está justamente na expansão de capacidade de packaging, incluindo a infraestrutura para CoWoS.

Esses números aparecem em um momento em que a TSMC também vê a fábrica do Arizona ganhar relevância. De acordo com dados do Bank of America citados pela imprensa especializada, a operação americana ultrapassou 4% das vendas do grupo no segundo trimestre de 2026. A planta de Arizona produz chips em 4 nanômetros e faz parte do esforço de diversificação geográfica que inclui ainda a expansão para nós de 3 nm e 2 nm, além de packaging avançado em solo americano. A presença de packaging da TSMC fora de Taiwan é um sinal de que o CoWoS deixou de ser um recurso exclusivamente asiático na prática, embora a capacidade principal siga em Taiwan.

Por fim, a movimentação competitiva da Intel também entrou no radar. Dados do SemiAnalysis Chipbook indicam que a Intel pode estar ganhando participação no mercado de packaging avançado, aproveitando a demanda reprimida que a TSMC não consegue suprir. A Intel oferece tecnologias como EMIB e Foveros como alternativas ao CoWoS, e o crescimento da sua operação de foundry depende, em grande parte, de convencer clientes de IA a adotar esses processos. Ainda assim, a TSMC segue como líder indiscutível: o anúncio de yield alto e a expansão planejada de reticle reforçam a dificuldade de concorrentes alcançarem o mesmo volume e a mesma maturidade no curto prazo.

2. O que é TSMC CoWoS empacotamento avançado e como funciona a arquitetura 2.5D

O termo CoWoS vem de Chip-on-Wafer-on-Substrate e descreve uma técnica de empacotamento 2.5D em que múltiplos dies de silício são montados sobre um interposer — geralmente de silício com trilhas de interconexão de alta densidade — e esse conjunto é então montado sobre um substrato orgânico. A função do interposer é permitir comunicação de curtíssima distância entre uma GPU ou ASIC de grande área e stacks de memória HBM, que precisam de milhares de canais de sinal em paralelo. Sem o interposer, essas conexões teriam de passar por vias muito mais longas e lentas, comprometendo a largura de banda necessária para treinamento e inferência de grandes modelos.

No pacote CoWoS típico de um acelerador de IA, uma GPU como as usadas nos produtos NVIDIA e AMD fica lado a lado com múltiplos stacks de HBM3 ou HBM4, todos ligados ao interposer por microbumps. O interposer redistribui os sinais entre os componentes e fornece caminhos de alta densidade que seriam inviáveis em um substrato orgânico comum. A TSMC CoWoS empacotamento avançado suporta diferentes variantes — CoWoS-S, CoWoS-R e CoWoS-L — cada uma com compromissos entre densidade, área máxima e custo, mas todas voltadas para combinar lógica de alto desempenho e memória empilhada em um único pacote.

A diferença entre empacotamento 2.5D, como o CoWoS, e empacotamento 3D, como o SoIC, é estrutural. No 2.5D, os dies ficam lado a lado sobre uma base comum, comunicando-se horizontalmente por meio do interposer. No 3D, os dies são empilhados verticalmente, com conexões diretas entre as camadas. O 3D V-Cache da AMD, por exemplo, usa SoIC para colocar cache adicional em cima do processador, reduzindo latência e aumentando densidade. Ambos fazem parte do guarda-chuva 3DFabric da TSMC, mas o CoWoS é o volume principal da era da IA.

O tamanho de retículo é um dos parâmetros centrais do roadmap do CoWoS. Os pacotes atuais de maior volume usam interposers de 5,5x reticle size, o que significa que a área do interposer equivale a 5,5 vezes a área máxima exposta por um único retículo litográfico. Isso permite integrar, por exemplo, uma GPU de grande dimensão e vários stacks de HBM sem fragmentar a interconexão. A promessa de chegar a 14x reticle size até 2029 abre caminho para sistemas em package muito mais complexos, com múltiplas GPUs e dezenas de stacks de memória dentro de um único pacote.

Abaixo, uma tabela com as principais tecnologias de empacotamento avançado da TSMC, seus tipos e os usos mais comuns em infraestrutura de computação de alto desempenho.

3. Por que o TSMC CoWoS empacotamento avançado virou o gargalo da era da IA

O gargalo do TSMC CoWoS empacotamento avançado não é acidental: ele decorre de uma combinação de crescimento abrupto da demanda, complexidade de processo e concentração de capacidade. Durante o boom da IA generativa, a quantidade de aceleradores por sistema cresceu muito mais rápido do que a capacidade de embalar esses componentes. Enquanto uma CPU de servidor tradicional usa packaging relativamente simples, um acelerador de IA moderno exige interposer de alta precisão, múltiplos stacks de HBM e testes extensivos de sinal e térmica. Cada pacote CoWoS consome muito mais tempo de processamento, área limpa e equipamentos especializados do que um pacote convencional.

Uma das razões centrais é a necessidade de integrar GPU e HBM no mesmo interposer. A memória de alta largura de banda não é vendida como um componente isolado que o cliente pode simplesmente plugar em um slot; ela precisa ser montada e testada junto com o die de lógica dentro do pacote. Isso significa que a TSMC, ou qualquer fornecedor de packaging, precisa dominar não apenas a microeletrônica da GPU, mas também a integração mecânica, elétrica e térmica entre dies de origens diferentes — geralmente com coeficientes de expansão térmica distintos e demandas de potência elevadas.

Além disso, a capacidade de CoWoS é intensiva em equipamentos. Para aumentar o volume de produção, é necessário mais do que novas áreas de cleanroom: são necessários sistemas de deposição, litografia para interposers, ferramentas de bonding de alta precisão, metrologia e estações de teste. A TSMC informou que a demanda por equipamentos dobrou em nove meses, e a construção simultânea de 20 fábricas não é suficiente para equilibrar oferta e demanda. Esse descompasso se reflete diretamente nos prazos de entrega de GPUs de data center e nos preços dos contratos de fornecimento.

A receita de HPC/IA já representa mais de 50% do faturamento da TSMC, e boa parte dessa receita passa por CoWoS. Clientes como NVIDIA e AMD disputam capacidade de fabricação e de packaging em um mercado onde a TSMC é, ao mesmo tempo, fornecedora e árbitro da alocação. A dependência é tão grande que as próprias empresas de chips passaram a negociar volumes de CoWoS com anos de antecedência, muitas vezes pagando antecipadamente para garantir espaço de produção. Esse modelo evidencia o desequilíbrio entre oferta e demanda e torna o empacotamento avançado um recurso estratégico comparável à própria litografia de ponta.

Entre os principais fatores que explicam o gargalo, destacam-se:

• Complexidade de integração: combinar GPUs de grande área com stacks de HBM requer interposers de silício de alta densidade e controle térmico rigoroso.
• Demanda concentrada em poucos clientes: NVIDIA, AMD, Google, AWS e outros aceleradores customizados disputam a mesma capacidade de packaging.
• Tempo de ramp-up de capacidade: novas linhas de CoWoS exigem equipamentos especializados e engenheiros treinados, não apenas espaço físico.
• Reticle size crescente: o aumento de área do interposer mantém o processo dentro de limites ópticos, mas reduz o número de pacotes por wafer e eleva o custo de teste.
• Geopolítica e regionalização: a expansão para Arizona, Japão e Alemanha distribui capacidade, porém aumenta o custo e a complexidade logística no curto prazo.

4. O ecossistema 3DFabric: CoWoS, SoIC e InFO no portfólio da TSMC

O 3DFabric é a marca sob a qual a TSMC organiza seu portfólio de empacotamento avançado. Ele reúne tecnologias de integração 2.5D, 3D e fan-out para cobrir desde aceleradores de datacenter até processadores móveis de baixo consumo. O TSMC CoWoS empacotamento avançado é a peça mais visível desse ecossistema por causa da explosão da IA, mas o SoIC e o InFO completam uma estratégia que busca capturar valor em toda a cadeia de integração de sistemas.

O CoWoS é, essencialmente, a resposta da TSMC para o problema de interconex